IBM POWER - Définition
La liste des auteurs de cet article est disponible ici.
Introduction
| Architecture Power |
| Obsolètes |
|---|
| POWER1 • POWER2 • POWER3 • POWER4 • POWER5 • PowerPC-AS • PPC600 • PPC601 • PPC602 • PPC603 • PPC604 • PPC620 • G4 • Gekko • Alliance AIM |
| Actuelles |
| PowerPC • e200 • e300 • e500 • e600 • QorIQ • PA6T • POWER6 • POWER7 • PPC403 • PPC401 • PPC405 • PPC440 • PPC450 • PPC460 • PPC750 (G3) • PPC970 (G5) • CBEA • Xenon • Broadway |
| Futures |
| POWER7 • e700 • Titan |
| Voir aussi |
| RISC • System p • System i • Power.org • PAPR • PReP • CHRP • autres... |
POWER est une famille de processeurs de type RISC construits par IBM. Le nom est l'acronyme de Performance Optimization With Enhanced RISC. Les processeurs POWER sont utilisés dans des serveurs et stations de travail d'IBM ainsi que dans certains supercalculateurs. L'architecture PowerPC, utilisée principalement dans les stations de travail IBM, les ordinateurs Apple (jusqu'en 2005) et les consoles de jeux de dernière génération, dérive de l'architecture POWER.
Descendant directement des processeurs 801, le POWER fait partie de la deuxième génération de processeurs RISC. Il fut introduit en 1990 dans les stations de travail RS/6000 (RISC System) d'IBM. Contrairement au 801 à architecture très simple (une seule instruction par cycle, pas d'unité de calcul en virgule flottante ni d'architecture superscalaire), l'architecture POWER est très complexe avec plus de 100 instructions différentes.
Le POWER2
Lancé en 1993 et commercialisé jusqu'en 1998, le POWER2 intégrait 15 millions de transistors. Il possédait une deuxième unité de calcul en virgule flottante et plus de cache. L'architecture POWER2 intégrait 8 puces par carte mère.
L'implémentation monoprocesseur PSSC du POWER2 fut utilisée pour le super-ordinateur Deep Blue qui battit en 1997 aux échecs le champion du monde Garry Kasparov.
Le POWER4
Lancé en 2001, le POWER4 possède 174 millions de transistors par processeur. C'est un processeur multi cœur à 64 bits. Il est gravé en technologie SOI (Silicon On Insulator) avec une finesse de 0,18 micromètres. Il hérite de toutes les caractéristiques du POWER3, notamment la compatibilité avec le jeu d'instructions PowerPC, et s'y ajoute la compatibilité avec le PowerPC AS des AS/400. Chaque processeur intègre deux cores 64 bit cadencés à 1 GHz ou plus, et peut exécuter 200 instructions simultanément. Le POWER4+, ou POWER4-II, est une évolution du POWER4 : il fonctionne à des fréquences plus élevées et consomme moins d'énergie.
Le PowerPC 970 (ou G5), utilisé par Apple dans ses Macintosh dérive du POWER4.
Le POWER3
Le POWER3 fut lancé en 1998. Il intégrait aussi 15 millions de transistors par puce, mais était le premier à mettre en place une architecture 64 bits SMP (Symmetric MultiProcessor). Il était totalement compatible avec le jeu d'instruction du premier POWER. Il était destiné au calcul scientifique comme dans le domaine de l'aérospatiale ou des prévisions météorologiques. Le POWER3-II était deux fois plus puissant que le POWER3.
Le POWER6
Le POWER6 est disponible depuis le 8 juin 2007. Il est gravé en technologie CMOS 65 nm SOI et cadencé entre 3,5 et 5,0 GHz, soit un doublement de fréquence par rapport au POWER5+, pour une consommation et une dissipation thermique identiques. Il est composé de 790 millions de transistors. Il supporte la mémoire de type DDR2 Bufferisée Nova via un double contrôleur. Il est équipé d'un double cœur, chaque cœur étant doté d'une unité vectorielle VMX et d'un cache L2 de 4 Mo. Une évolution du POWER6 est apparue en novembre 2008 sur certains modèles : le POWER6+.
